verilog2vhdl

Verilog2VHDL est un utilitaire qui a été développé pour ceux qui veut convertir une conception de Verilog existant en VHDL & nbsp;. Le VHDL généré peut ne pas fonctionner tel quel et peut nécessiter une correction manuelle pour assurer la VHDL type de données correspondant. Cela a été développé en Java (1.6.x) pour le rendre indépendant de la plateforme et livré sous forme de fichier JAR exécutable. Cliquez ici pour télécharger ce traducteur gratuit pour les plate-forme Linux et cliquez ici pour le télécharger pour Windows.
Utilisation:
Verilog2VHDL -in simple_and.v -top simple_and_top départ privé simple_and.vhd
OU BIEN
java -jar $ EDAUTILS_ROOT / lib / verilog2vhdl.jar -in simple_and.v -top simple_and départ privé output.vhd
Il ya d'autres commutateurs comme -only_entity pour créer simplement l'entité correspomding au sommet spécifié. De même, il est -only_component créer une déclaration composante correspondant au module spécifié

Exigences :.

• Java 2 Standard Edition Runtime Environment